• Czteroetapowe przetwarzanie potoku architektury superskalamej drugiego stopnia dwóch niezależnych, symetrycznych strumieni o łącznej liczbie 10 instrukcji wymaga:
    • b. 8 cykli procesora
  • Pięcioetapowe przetwarzanie potokowe sześciu instrukcji wymaga:
    • d. 10 cykli procesora
  • Do wykrycia podwójnego błędu dla 128 bitów danych potrzeba:
    • 9 bitów kontrolnych
  • Ile bitów kodu korekcyjnego potrzeba, aby wykryć pojedynczy błąd w 64-bitowych danych?
    • 7
  • Sterowanie zewnętrzne w systemie komputerowym:
    • Było stosowane w komputerze ENIAC
  • Komputer Pyramid ma 16 okien składających się z 32 rejestrów każde. Ile podprocedur może być w nim przechowywanych jednocześnie?
    • 15
  • Który warunek skoku nie jest realizowany w procesorze PowerPC:
    • Rozgałęziaj, gdy wynik obliczeń jest równy NaN
  • Procesor Pentium II procesor posiada:
    • EFLAGS
  • Procesor Pentium III procesor posiada:
    • EFLAGS
  • W procesorze superskalarnym czynnikiem determinującym efektywność paralelizmu maszynowego jest:
    • Rozmiar okna rozkazów
  • Liczba dziesiętna „-57” jest reprezentowana w kodzie dwójkowym reprezentacji U2:
    • 11000111
  • Liczba dziesiętna „-45” jest prezentowana w kodzie dwójkowym reprezentacji U2 jako:
    • 11010011
  • Wynikiem przesunięcia arytmetycznego w prawo o 3 bity liczby -21 jest:
    • 11111101
  • Wynikiem przesunięcia logicznego w prawo o 3 bity liczby 10101011 jest:
    • 00010101
  • Dostęp do danych w pamięci typu pendrive ma charakter:
    • swobodny
  • Dostęp do danych w streamerze ma charakter:
    • sekwencyjny
  • Dostęp do pamięci podręcznej jest:
    • asocjacyjny
  • Adresowanie pośrednie:
    • Wymaga dwóch dostępów do pamięci
  • W architekturze wieloprocesorowej:
    • W celu rozwiązania problem spójności pamięci podręcznych stosuje się dodatkowe rozwiązania sprzętowe
  • Które stwierdzenie dotyczące pamięci jest prawdziwe:
    • Większa pojemność oznacza większy czas dostępu
  • Technika nie rozwiązująca problemu przetwarzania rozgałęzień warunkowych w architekturze potokowej to:
    • Pamięć podręczna śladów
  • Które rozwiązanie nie jest wykorzystywane do obsługi rozgałęzień w architekturach potokowych:
    • Zapis wielstrefowy
  • Instrukcja rotacji w lewo służy do:
    • realizacji tzw. kodów cyklicznych
  • Instrukcje SSSE3:
    • występują w najnowszych procesorach Core i7
  • Przerwa wydajnościowa:
    • Określa zależność szybkości między pamięcią a procesorem
  • Zgodnie z normą IEEE754 zerowy wykładnik oraz niezerowy ułamek oznacza:
    • Liczbę zdenormalizowaną
  • Arbitraż rozproszony:
    • Odnosi się do dostępu do magistrali
  • System kodowania IRA:
    • Jest synonimem dla ASCII
  • Jednostka transferu pomiędzy pamięcią główną a podręczną to:
    • blok
  • Jednostka transferu pomiędzy pamięcią główną a procesorem to:
    • słowo
  • Magistrala FireWire:
    • Jest szeregowa
  • W języku transferu rejestrowego następująca operacja MBR←M(MAR) oznacza:
    • Skopiowanie do rejestru adresowego danych przechowywanych w pamięci pod adresem przechowywanym w rejestrze buforowym
  • Realizacja mikroprogramowalna jednostki sterującej:
    • Jest tańsza od realizacji układowej jednostki sterującej
  • Pamięć podręczna:
    • Nie jest dostępna dla programisty
  • Cechy charakterystyczne procesora RISC to:
    • Jednostka przewidywania rozgałęzień
    Okna rejestrów
  • Procesory RISC:
    • wszystko
  • Instrukcje 3D Now!:
    • Są typu SIMD
    Są wykorzystywane do wykonywania operacji na wektorach liczb rzeczywistych i całkowitych
    Pozwalają na dodanie lub mnożenie dwóch liczb z tego samego rejestru
  • Stos:
    • Jest implementowany jako oddzielny fragment pamięci
    Może być wykorzystany do wsparcia wywołańpodprocedur
  • Pamięć podręczna 1. poziomu:
    • Znajduje się w rdzeniu procesora

    jest częścią rdzenia procesora
    jest wykonana w technologii SRAM
    realizuje dostęp swobodny do danych
  • Pamięć podręczna 2. poziomu:
    • Jest bezpośrednio połączona z pamięcią danych 1. poziomu
  • Instrukcja skoku warunkowego:
    • Może poważnie spowolnić pracę procesora superskalarnego
  • Lokalność przestrzenna odniesień jest wykorzystywana:
    • poprzez utrzymywanie ostatnio używanych rozkazów i danych w pamięci podręcznej
  • Segmentacja:
    • Jest metodą podziału programu w pamięci na bloki funkcjonalne
    Jest widoczna dla programisty
  • Architektury z niejednorodnym dostępem do pamięci:
    • Zawierają wiele procesorów
    Wymagają wsparcia systemu operacyjnego
  • Do przyspieszania komunikacji z urządzeniami wejścia wyjścia są stosowane:
    • Bezpośredni dostęp do pamięci
  • Punkty kontrolne DMA:
    • Są wykorzystywane podczas tzw. „kradzieży cyklu”
    Wymuszają zatrzymanie pracy procesora
    Generują przerwanie
  • Zwiększenie dokładności obliczeń na liczbach rzeczywistych obejmuje w IEEE 754:
    • Formaty rozszerzone dla liczb pojedynczej i podwójnej precyzji
  • Sterowanie mikroprogramowalne:
    • Służy do zarządzania pamięcią sterującą danych i rozkazów
    Obejmuje sterowanie rozgałęzieniami
  • Obsługa przerwań przez procesor:
    • Jest możliwa po otrzymaniu odpowiedniego sygnału na wejście INTR
  • Komputery główne:
    • Wykorzystują strukturę magistrali do komunikacji między procesorami
    Są sterowane przez system operacyjny ogólnego przeznaczenia
  • Zależności proceduralne:
    • Mogą powodować opóźnienia w wykonaniu potoku
    Są związane z rozkazami skoków
  • Identyfikacja urządzeń we-wy odbywa się poprzez:
    • wszystko
  • Procesor PowerPC:
    • Ma wszystkie rozkazy o takiej samej długości
    Jeśli wykonuje operacje arytmetyki zmiennopozycyjnej, używa wyłącznie adresowania rejestrowego
  • Pamięć ROM:
    • Jest wykorzystywana do przechowywania programów typu firmware
    Zawiera dane nieulotne
  • Architektura superskalarna:
    • Wymaga wielu jednostek arytmetyczno-logicznych wykonujących rozkazy
    Wymaga jednostki przewidywania rozgałęzień (BPU)
  • Architektura hiperpotokowa:
    • Wymaga wielu jednostek arytmetyczno-logicznych wykonujących rozkazy
    Wymaga podziału cyklu rozkazowego na dużą liczbę etapów
    Wymaga jednostki przewidywania rozgałęzień (BPU)
  • Słowo stanu programu może zawierać informacje na temat:
    • Stanu zero
    Zezwolenia na przerwania
  • Jednostka zarządzania pamięcią (MMU):
    • współpracuje z buforem translacji adresów (TLB)
    jest zlokalizowana w koprocesorze
  • Architektura IA-32:
    • wszystko
  • Następujące przerwania są dopuszczalne w systemie komputerowym:
    • wszystko
  • Które procesory są reprezentantami architektury IA-64:
    • Intel Itanium 2
  • Wywoływanie procedury:
    • Wykonywane jest z użycim stosu
  • Mnożenie liczb zmienno przecinkowych:
    • Wykorzystuje jednostki zmiennoprzecinkowe
    Jest łatwiejsze w realizacji od dodawania takich liczb
  • Instrukcje maszynowe w architekturze P4:
    • Są tłumaczone na mikroinstrukcje i przechowywane w pamięci podręcznej L1
    Mogą mieć zmienianą kolejność wykonania
  • Technologia BluRay:
    • Zakłada wykorzystywanie lasera o długości fali 405 nm
    Pozwala przechoywać na pojedynczej płycie 100 GB danych
    Umożliwia zapis na płyach czterowarstwowych lub ośmiowarstwowych
  • Rejestr EAX w procesorze Pentium II:
    • Pełni funkcję akumulatora
    Jest rejestrem ogólnego przeznaczenia
  • Magistrala asynchroniczna:
    • Jest szeregowa
  • Komórka pamięci SRAM:
    • Zawiera sześć tranzystorów
    Ma czas dostępu krótszy niż w przypadku komórki pamięci DRAM
  • Wskaźniki segmentu:
    • Są rejestrami adresowymi
    Ma czas dostępu krótrzy niż w przypadku komórki pamięci DRAM
  • Jednostka sterująca:
    • Zawiera kod cyklu rozkazowego

    Może być realizowana w postaci mikroprogramowalnej
    Wykorzystuje kod cyklu rozkazu ICC
    Generuje sygnały sterujące na zewnątrz procesora
    Wymaga wykorzystania zegara taktującego
  • Sprzętowe zarządzanie pamięcią przez procesor:
    • Wykorzystuje bufor translacji adresów
  • Kość pamięci dynamicznej:
    • Adresowana jest na podstawie przecięcia adresu wiersza i kolumny
    Wymaga układów odświeżania zawartości
    Jest wykorzystywana jako pamięć operacyjna
  • Instrukcje SSE2:
    • Są typu SIMD
    Są wykorzystywane do wykonywania operacji na wektorach liczb rzeczywistych
  • Pamięć komputerowa jest opisywana przez następujące parametry:
    • Czas dostępu
    Czas cyklu
    Szybkość transferu
  • Specyfikacja CD-ROM:
    • Opisuje fizyczną warstwę danych jako jedną spiralną ścieżkę
    Definiuje kody korekcyjne dla danych przechowywanych na dysku
  • Część czołowa (front side) procesora:
    • Wykorzystuje bufor rozgałęzień
  • Arytmetyka nasycenia powoduje:
    • wszystko
  • Adres bazowy pamięci RAM:
    • Jest adresem początku programu
  • Bufor tranzakcji adresów:
    • Jest rodzajem pamięci podręcznej dla stron
    Pozwala zmniejszyć liczbę odwołań do pamięci RAM
    Nie może być użyty w pamięci segmentowan
  • Zasada lokalności odniesień:
    • Pozwala zoptymalizować użycie stosu
  • Norma IEEE 754 definiuje liczby zmienno pozycyjne :
    • 32-bitowe o podstawie dwójkowej i wykładniku 8-bitowym
    64-bitowe z 11 bitowym wykładnikiem
    Not-a-number, nieskończoność, liczby zdenominowane
  • Adresowanie z przesunięciem:
    • Wymaga 2 pól adresowych w rozkazie
    Może być wykorzystywane do adresowania
    Jest adresowaniem pośrednim
  • W procesorze Pentium II rejestr EFLAGS:
    • Zawiera informacje o stanie procesora
  • Algorytm Booth’a:
    • Wykorzystuje operacje arytmetyczne przesunięcia w prawo
    Działa na liczbach reprezentacji U2

    Mnożenia liczb całkowitych w notacji uzupełnienia do dwóch
  • W mikro rozkazach poziomych:
    • Rozkaz jest zakodowany
  • Technologia programowania wejście –wyjście
    • Wymaga procesora do kontroli operacji odczytu/zapisu
  • Procesor Pentium 4 charakteryzuje się następującymi cechami RISC:
    • Stała długość mikro rozkazów
    Duża liczba etapów w potoku
  • W izolowanym wejściu/wyjściu:
    • Każde urządzenie ma unikatowy zbiór adresów
    Liczba adresowanych urządzeń jest ograniczona przez liczbę lini adresowych na magistrali systemowej
  • Moduł pamięci DRAM:
    • Wymaga odświerzania danych przechowywanych w komórkach
  • Architektury równoległe:
    • Wprowadzają rozróżnienie pomiędzy klastrami oraz architekturami SMP
    Wymagają dodatkowego wsparcia systemu opeacyjnego
  • W poziomie RAID 2:
    • Wymagany jest więcej niżjeden dysk nadmiarowy
  • Które komputery zaliczają się do kategori RISC
    • Intel i860
  • Wynik przesunięcia arytmetycznego w prawo o dwa bity ośmiobitowej liczby -32 to
    • -8
  • Wartość NaN:
    • może zostać uzyskana w wyniku pierwiastkowania niektórych liczb
  • Która cecha dotyczy dużej tablicy rejestrów (wykorzystanych w procesorach RISC):
    • przechowuje zmienne globalne przechowywane przez kompilator
  • Który z poniższych rozkazów procesora Pentium nie modyfikuje rejestru flagowego:
    • JC
  • Architektury superskalarne:
    • Zawierają wiele jednostek arytmetyczno-logicznych
  • Dysk twardy w systemie komputerowym:
    • Jest rodzajem pamięci, którego dotyczy prawo Moore'a
  • Przemianowanie rejestrów:
    • Służy do eliminacji konfliktów dotyczących przechowywania danych
  • Najbardziej wydajnym algorytmem zastępowania bloków w pamięci podręcznej jest:
    • LRU
  • Koprocesor x87:
    • Ma własne rejestry stanu i znaczników
  • Pobieranie kilku rozkazów równolegle:
    • Jest możliwe w klasycznej architekturze magistrali
  • Moduł wejścia-wyjścia:
    • Jest bezpośrednio podłączony do magistrali systemowej
    Buforuje dane z/do urządzenia wejścia-wyjścia
    Zawiera rejestry danych i sterowania
  • Parametry wydajnościowe dysków obejmują:
    • czas dostępu
    liczbę bajtów na sektor
    czas przeszukiwania
  • Tryby adresowania w Pentium obejmują:
    • wszystko
  • Pamięć podręczna z odwzorowaniem skojarzeniowym:
    • Dzieli adres na dwie części
    Może odwzorowywać nieokreśloną liczbę w pamięci podręcznej
  • Pamięć główna charakteryzuje się:
    • Krótszym czasem dostępu, niż pamięć dyskowa
    Mniejszym kosztem jednego megabajta, niż pamięć podręczna
  • Które operacje nie są wykonywane podczas przetwarzania przerwań:
    • Wprowadzenie procesora w stan obniżonego poboru mocy
  • Kompilator:
    • tłumaczy kod programu wysokiego poziomu na asem
    może służyć do optymalizacji wykorzystania rejestrów
  • Rozwój którego rodzaju urządzeń nie spełnia prawa Moore'a
    • Procesorów
  • W architekturze współczesnego procesora ogólnego przeznaczenia jego wewnętrznym elementem nie jest:
    • Jednostka obliczeń zespolonych
  • Instrukcje AVX:
    • Są typu SIMD
    Mogą mieć nawet 4 argumenty
  • Różnice między architekturą von Neumanna a architekturą Harvard obejmują:
    • Liczbę pamięci i ich przeznaczenie
    Sposób dostępu do urządzeń wejścia-wyjścia
  • Ortogonalny zestaw rozkazowy:
    • Uniezależnia kod rozkazu od sposobu adresowania
  • Architektura superpotokowa:
    • Wymaga wielu jednostek arytmetyczno-logicznych wykonujących rozkazy
  • Magistrala PCI charakteryzuje się:
    • scentralizowanym arbitrażem synchronicznym
  • Format CD-R
    • definiuje bloki danych poprzedzane sekcją synchronizacji
  • Pentium przekazywanie sterowania:
    • MOVSX
  • Przewidywanie rozgałęzień w architekturze potokowej obejmuje:
    • Przewidywanie zawsze następnego rozgałęzienia
    Przewidywanie rozgałęzienia na podstawie kodu operacji
  • Które rodzaje adresowania są implementowane w architekturach RISC:
    • natychmiastowe
    bezpośrednie
    indeksowanie wstępne
  • Które rodzaje adresowania są implementowane w architekturach RISC:
    • natychmiastowe
    bezpośrednie
    indeksowanie wstępne
  • Procesor UltraSPARC:
    • Jest procesorem RISC
    Jest procesorem 64-bitowym
    Jest reprezentantem architektury NUMA
  • Prawo Amdhala:
    • jest wykorzystywane podczas oceny efektywności architektur równoległych
    SMP
  • W mikrorozkazach pionowych:
    • jednostka sterująca wykorzystuje pamięć sterującą
  • W procesorze PowerPC 601:
    • Rozkazy zmiennopozycyjne rozbite są na 6 etapów
  • Który sygnał w procesorze służy do wznowienia obsługi przerwania:
    • TRAP
  • Który element liczby zmiennoprzecinkowej nie jest przechowywany w normie IEEE 754:
    • Podstawa
  • Do jakiej grupy rozkazów zaliczana jest instrukcja PUSH:
    • Transferu danych
  • Punkty kontrolne DMA podczas cyklu rozkazowego:
    • Powodują zawieszenie procesora
    Dochodzi do przerwania
    Umożliwiają przesyłanie dużych ilości danych bez udziału procesora
  • Procesor SPARC:
    • Jest procesorem RISC
    Dysponuje oknami rejestrów
  • Hiperpotok:
    • zapewnia bardziej wydajne przetwarzanie ciągu rozkazów sekwencyjnych niż superpotok
Darmowy hosting zapewnia PRV.PL